電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

電子發(fā)燒友網(wǎng)>模擬技術>基于ADF4106的鎖相環(huán)頻率器研究與設計

基于ADF4106的鎖相環(huán)頻率器研究與設計

收藏

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關推薦

ADF4106

ADF4106 - PLL Frequency Synthesizer - Analog Devices
2022-11-04 17:22:44

ADF4002開發(fā)板搭建鎖相環(huán)問題

使用ADF4002搭建一個鎖相環(huán),依據(jù)simPLL軟件推薦的濾波,實驗效果未達預期。實驗記錄見附件,請高手給看看問題出在哪里?
2021-11-24 22:56:12

ADF4110做鎖相環(huán)并實現(xiàn)雷達傳感的LFMCW但是一直不能鎖定頻率

想用ADF4110做鎖相環(huán),并實現(xiàn)雷達傳感的LFMCW,雷達傳感自帶VCO。采用1MHZ晶振作為參考頻率REFIN,雷達反饋信號為分頻后信號,范圍是2~3Mhz方波,作為RFINA的輸入。但是
2018-08-24 11:28:57

ADF4360-7對VCO電感位置進行移動后鎖相環(huán)無法鎖定

燈不亮。然而用表筆在右側的電感或電阻靠近11管腳的位置上接觸時燈亮,鎖相環(huán)鎖定,輸出頻率正確。求問該現(xiàn)象該如何解決?另外,在用頻譜儀看輸出頻率時,在掃頻寬度設為5MHz時看到的曲線一直在抖動,示波器上
2018-09-04 11:36:37

ADF5355_鎖相環(huán)

求一ADF5355_鎖相環(huán)相關資料,最好中文版,詳細點
2017-03-06 23:32:13

鎖相環(huán)

問一下大家,labview的鎖相環(huán)怎么設計,我不知道怎么設計NCO,計算頻率控制字的時候需要系統(tǒng)時鐘頻率,但是這個不知道怎么弄,大家有知道的嗎,幫一下忙,謝謝!
2017-06-20 10:36:08

鎖相環(huán)ADF4001一直在失鎖狀態(tài)

我在用ADF4001和一個VCO芯片MAX2606做80M-120M的頻率合成器。VCO芯片測試是正常的,但鎖相環(huán)一直在失鎖狀態(tài),電荷泵的輸出一直是個很小的直流。在MAXOUT觀察R、N分頻的輸出
2019-01-18 13:05:51

鎖相環(huán)頻率合成器是什么原理?

頻率合成器的主要性能指標鎖相環(huán)頻率合成器原理鎖相環(huán)頻率合成器捕捉過程的分析與仿真
2021-04-22 06:27:35

鎖相環(huán)頻率合成器的方案研究

;><strong>鎖相環(huán)頻率合成器的方案研究</strong><br/>&lt
2010-03-16 10:59:24

鎖相環(huán)仿真

請問鎖相環(huán)仿真用什么軟件好,我們需要用到ADF4110VOC選擇MAX2606
2016-06-27 15:57:53

鎖相環(huán)在電力系統(tǒng)中的應用

的三相電壓,輸出是鎖住的相角,如果接對稱的三相電壓,那么輸出的電壓相角就是a相的相角,打開輸出波形,可以看到,輸出的相角以0.02s為周期,大小從0變到360°。2、鎖相環(huán)的基本結構鎖相環(huán)通常由鑒相
2015-01-04 22:57:15

鎖相環(huán)失鎖

我用msp430和adf4106加一個vco 和環(huán)路濾波做了一個鎖相環(huán),但頻率漂到其他地方了!請大神解決
2016-01-20 15:07:57

鎖相環(huán)如何進行鎖相呢?

聽說鎖相環(huán)可以倍頻,倍頻時輸入輸出頻率都不一樣,如何鎖相呢?
2023-04-24 10:14:34

鎖相環(huán)常見問題解答

ADI是高性能模擬器件供應商,在鎖相環(huán)領域已有十多的的設計經驗。到目前為止,ADI的ADF系列鎖相環(huán)產品所能綜合的頻率可達8GHz,幾乎能夠涵蓋目前所有無線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-10-31 15:08:45

鎖相環(huán)常見問題解答

ADI是高性能模擬器件供應商,在鎖相環(huán)領域已有十多的的設計經驗。到目前為止,ADI的ADF系列鎖相環(huán)產品所能綜合的頻率可達8GHz,幾乎能夠涵蓋目前所有無線通信系統(tǒng)的頻段。ADF系列PLL頻率合成器
2018-11-06 09:03:16

鎖相環(huán)怎么選型,1MHz以下的自動頻率跟蹤應該選擇哪種?

關于鎖相環(huán)怎么選型,1MHz以下的自動頻率跟蹤,應該選擇哪種鎖相環(huán)比較好?
2023-10-08 08:00:22

鎖相環(huán)控制頻率的原理

鎖相環(huán)控制頻率的原理鎖相環(huán)頻率自動跟蹤-------用鎖相環(huán)可以確保工作在想要的頻率點上如何理解以下兩段話?鑒相是相位比較裝置, 它把輸入信號和壓控振蕩的輸出信號的相位進行比較, 產生對應
2022-06-22 19:16:46

鎖相環(huán)疑問

對于鎖相環(huán)部分一直有個疑問:1)鑒相是根據(jù)輸入信號和輸出信號的相位差來輸出一個電壓,通過LP后,控制壓控振蕩頻率輸出2)假如輸入鑒相頻率不同,那么電路是如何根據(jù)相位差來判斷頻率之間的差值呢?也就是相位差與頻率差之間的關系是怎樣的? 有木有相關的資料可以參考?或是請大牛們解釋下,多謝啦
2017-07-27 09:03:46

鎖相環(huán)的原理,特性與分析

本帖最后由 gk320830 于 2015-3-7 20:18 編輯 鎖相環(huán)的原理,特性與分析所謂鎖相環(huán)路,實際是指自動相位控制電路(APC),它是利用兩個電信號的相位誤差,通過環(huán)路自身調整作用,實現(xiàn)頻率準確跟蹤的系統(tǒng),稱該系統(tǒng)為鎖相環(huán)路,簡稱環(huán)路,通常用PLL 表示。
2008-08-15 13:18:46

鎖相環(huán)知識

、壓控振蕩(VCO)  四、環(huán)路濾波(LPF)  五、固有頻率ωn和阻尼系數(shù)x 的物 理意義  六、同步帶和捕捉帶  ?第二部分:鎖相環(huán)實驗  ?實驗一、PLL參數(shù)測試  ?一、壓控靈敏度KO的測量  ?二
2011-12-21 17:35:00

鎖相環(huán)芯片芯片底噪在低頻處是平的

你好,咨詢一個有關鎖相環(huán)芯片的問題: 使用ADIsimPLL仿真軟件進行仿真,發(fā)現(xiàn)鎖相環(huán)芯片4152HV芯片底噪在低頻處是平的,而其它芯片,比如ADF4002芯片底噪包含1/f噪聲,請問這是什么原因
2019-02-19 10:07:02

鎖相環(huán)進行頻率跟蹤

本人在進在做鎖相環(huán)的仿真,進行頻率跟蹤的用的,可是怎么做都放不出波形,可有會仿真鎖相環(huán)的?
2014-06-23 11:14:38

CD4046鎖相環(huán)設計

求助,CD4046鎖相環(huán)的參數(shù)要怎么設計呀?我設計的時候是根據(jù)datasheet設計的,可是用protues仿真的時候,在中心頻率也入不了鎖,引腳1輸出總是一高一低,然后把輸入信號的電壓調大后,不管
2020-10-11 13:02:47

EV-ADF4106SD1Z,SDP-S控制板允許對頻率合成器進行軟件編程

EV-ADF4106SD1Z,用于評估ADF4106 PLL頻率合成器的評估板。 SDP-S控制板允許對頻率合成器進行軟件編程。它顯示了電路板,其中包含頻率合成器的足跡,電源,TCXO參考和RF
2019-07-16 09:44:57

EVAL-ADF4106EBZ1

BOARD EVAL FOR ADF4106
2023-03-30 11:44:56

LabVIEW鎖相環(huán)(PLL)

LabVIEW鎖相環(huán)(PLL) 鎖相環(huán)是一種反饋電路,其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振(VCXO)的相位來實現(xiàn)同步的,在比較的過程中,鎖相環(huán)
2022-05-31 19:58:27

MCU鎖相環(huán)的相關資料分享

原理實現(xiàn)的頻率及相位的同步技術,其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當參考時鐘的頻率或相位發(fā)生改變時,鎖相環(huán)會檢測到這種變化,并且通過其內部的反饋系統(tǒng)來調節(jié)輸出頻率,直到兩者
2021-11-04 08:57:18

PLL(鎖相環(huán))電路原理是什么?

PLL(鎖相環(huán))電路原理是什么?
2022-01-21 07:03:37

PVA0865AF-LF鎖相環(huán)

`可編程鎖相環(huán)(PLL)解決方案有多種尺寸和類型可供選擇。 PLL以整數(shù)N或小數(shù)N形式提供同時根據(jù)帶寬利用無源或有源環(huán)路濾波。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
2021-04-03 17:00:58

SFS11000Y-LF鎖相環(huán)

信號源的任何應用的理想選擇,并且利用微帶或陶瓷諧振拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統(tǒng)SFS10500H-LF鎖相環(huán)SFS10625H-LF鎖相環(huán)SFS10640H-LF鎖相環(huán)
2021-04-03 17:05:46

【模擬對話】鎖相環(huán)(PLL)基本原理

;用于高頻接收 和發(fā)射鎖相環(huán)"。使用這種架構,下面+IN端的輸入頻率高于-IN端(圖4),電荷泵輸出會推高電流,其在PLL低通濾波中積分后,會使VCO調諧電壓上升。這樣,-IN頻率
2019-10-02 08:30:00

一文讀懂鎖相環(huán)(PLL)那些事

"用于高頻接收和發(fā)射鎖相環(huán)"。圖4.PFD錯相和頻率失鎖使用這種架構,下面+IN端的輸入頻率高于-IN端(圖4),電荷泵輸出會推高電流,其在PLL低通濾波中積分后,會使VCO
2019-01-28 16:02:54

一種基于ADF4106鎖相環(huán)頻率合成器應用實例介紹

介紹了鎖相環(huán)路的基本原理,分析了集成鎖相環(huán)芯片ADF4106的工作特性,給出了集成鎖相環(huán)芯片ADF4106的一個應用實例,為高頻頻率合成器的設計提供了很好的思路。 關鍵詞:ADF4106,鎖相環(huán),頻率合成器,環(huán)路濾波
2019-07-04 07:01:10

為什么ti的鎖相環(huán)程序的中斷程序的運行頻率最低是20k

為什么ti的鎖相環(huán)程序的中斷程序的運行頻率最低20k?這是ti的鎖相環(huán)使用說明
2020-07-16 16:20:19

全數(shù)字鎖相環(huán)的設計及分析

全數(shù)字鎖相環(huán)的設計及分析 1 引 言   鎖相環(huán)是一種能使輸出信號在頻率和相位上與輸入信號同步的電路,即系統(tǒng)進入鎖定狀態(tài)(或同步狀態(tài))后,震蕩的輸出信號與系統(tǒng)輸入信號之間相差為零,或者保持為常數(shù)
2010-03-16 10:56:10

關于ADF4372鎖相環(huán)輸出幅度問題求解

本人在使用ADF4372芯片時,運用RF16輸出口,鎖相環(huán)正常鎖定,但是輸出幅度只有-28dbm,這是為什么,請求解答謝謝。沒有在VDDX1加7.4nH電感。
2024-01-03 07:39:15

關于鎖相環(huán)的組成你了解多少?

)和壓控振蕩(VCO)三部分組成?! ?b class="flag-6" style="color: red">鎖相環(huán)特點是:用外部輸入的參考信號控制環(huán)路內部振蕩信號的頻率和相位?! ?b class="flag-6" style="color: red">鎖相環(huán)工作原理:相位比較把輸入信號作為標準,將它的頻率和相位與從VCO輸出端送來的信號進行
2019-03-17 06:00:00

基于adf4351鎖相環(huán)相關硬件的設計資料分享

ADF4351鎖相環(huán)介紹及相關硬件設計ADF4351是ADI公司推出的一款集成VCO的鎖相環(huán)芯片。其輸出頻率范圍可配置為35MHZ到4400MHZ,這取決于參考頻率和寄存配置。其內部包括整數(shù)N
2022-01-11 07:28:51

基于鎖相環(huán)芯片ADF4106的工作特性設計頻率合成器

本文由鎖相環(huán)頻率合成器的基本工作原理入手,介紹基于鎖相環(huán)芯片ADF4106的工作特性,并結合環(huán)路濾波、壓控振蕩和射頻通路設計出一種輸出頻率為2GHz的頻率合成器,并經過印制板加工及測試,驗證
2018-09-06 14:32:13

如何采用ADF4111實現(xiàn)數(shù)字鎖相式可調頻率源的設計?

鎖相環(huán)是什么工作原理?如何采用FPGA與頻率綜合ADF4111相結合的方法實現(xiàn)數(shù)字鎖相頻率源的設計?
2021-04-14 07:00:20

如何采用CD4046實現(xiàn)鎖相環(huán)頻率合成器的設計?

鎖相環(huán)頻率合成器是什么原理?基于CD4046的鎖相環(huán)頻率合成器的設計
2021-04-12 06:28:35

數(shù)字鎖相環(huán)

本帖最后由 gk320830 于 2015-3-9 20:38 編輯 最近在用adf 4001做一個鎖相環(huán),環(huán)路配置好后發(fā)現(xiàn)鎖定不了,電荷泵cp 輸出一直在掃描,檢查芯片內部的配置,也沒發(fā)現(xiàn)什么問題,分頻輸出也是正常的,哪位高手用過這個芯片,幫我分析分析吧,期待中。。。
2010-09-14 08:52:16

數(shù)字鎖相環(huán)設計步驟

相同的方法用lead產生一個dec信號,用lag信號產生一個inc信號。至此,整個數(shù)字鎖相環(huán)已經設計完畢。步驟中提到的計數(shù)就相當于積分,phase的作用就是完成鑒相,第10步也就是一些有關數(shù)字鎖相環(huán)的書籍
2012-01-12 15:29:12

數(shù)字鎖相環(huán)設計源程序

數(shù)字鎖相環(huán)設計源程序PLL是數(shù)字鎖相環(huán)設計源程序, 其中, Fi是輸入頻率(接收數(shù)據(jù)), Fo(Q5)是本地輸出頻率.目的是從輸入數(shù)據(jù)中提取時鐘信號(Q5), 其頻率與數(shù)據(jù)速率一致, 時鐘上升沿鎖定在數(shù)據(jù)的上升和下降沿上;頂層文件是PLL.GDF
2009-12-18 10:37:37

模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里?

模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里?
2023-04-24 10:48:52

求助牛人——PFGA做鎖相環(huán)

大家好,我的課題是要用FPGA做一個高精度鎖相環(huán)。這個數(shù)字鎖相環(huán)的工作原理為:正弦模擬信號通過低通濾波后,經過模數(shù)轉換(ADC)轉化為數(shù)字信號,與NCO(數(shù)控振蕩) 的輸出信號相乘后濾波,從而
2016-08-15 11:31:56

用于PoE無線接入點的ADF4106 PLL時鐘發(fā)??生評估板EVAL-ADF4106EBZ1

EVAL-ADF4106EBZ1,用于PoE無線接入點的ADF4106 PLL時鐘發(fā)??生評估板,用于ADF4106 PLL頻率合成器的LMDS評估板
2019-03-05 09:22:37

評估ADF4152HV頻率合成器性能以實現(xiàn)鎖相環(huán)的EVAL-ADF4152HVEB1Z

評估板EVAL-ADF4152HVEB1Z旨在讓用戶評估ADF4152HV頻率合成器的性能,以實現(xiàn)鎖相環(huán)(PLL)。該板包含ADF4152HV合成器,環(huán)路濾波,1GHz至2GHz倍頻程的壓控振蕩
2019-03-01 10:17:42

請問ADF4106可以實現(xiàn)分頻的功能嗎?

您們好:最近做的項目中需要使用到分頻比很大的分頻,故計劃使用ADF4106作為分頻器使用,請問ADF4106可以實現(xiàn)分頻的功能嗎,可以的話相噪性能怎么樣呢?謝謝!
2018-10-08 10:34:02

請問ADF4106的預分頻能定量計算嗎

現(xiàn)在準備用貴公司的ADF4106做一個3.5G的頻率源,我有個問題請教,如果我用100M的晶振作參考,相噪:-165dbc@1KHz,我的鑒相頻率取為2MHz,那么100M進去要預分頻50,那么進入鑒相的2M的相噪大概是多少呢?會惡化還是會優(yōu)化相噪?能定量計算嗎?謝謝!
2018-10-29 09:36:28

請問ADF4351能做數(shù)字鎖相環(huán)實現(xiàn)位同步嗎

工程師您好:ADF4351內部集成VCO振蕩,如果結合外部環(huán)路濾波和外部參考時鐘頻率能構成數(shù)字鎖相環(huán)嗎?如果不能是不是因為ADF4351內部沒有鑒相,如果我想做數(shù)字鎖相環(huán)還要和ADF4002合用嗎?能實現(xiàn)位同步嗎?期待您們的答復!
2018-09-14 14:23:29

請問鎖相環(huán)可以用來產生FMCW信號么

您好,我們目前在做一個調頻連續(xù)波的雷達,DDS輸出50~60MHz,使用ADI的鎖相環(huán)ADF4108 96倍頻至4.8GHz~5.8GHz,掃頻周期4ms,點頻測試時鎖相環(huán)的相位噪聲還可
2018-08-16 07:18:19

請問ADIsimPLL中使用STM32控制ADF4351產生264.3MHz的LO,提示error 405這個錯誤對鎖相環(huán)雜散有影響嗎?

我近日在學習鎖相環(huán)時使用STM32控制ADF4351產生264.3MHz的LO。在使用ADIsimPLL設計工具時,根據(jù)填入?yún)?shù),生成的配置中Prescaler P選項默認設置成8,但是我覺得根據(jù)
2018-07-27 09:25:30

請問能使用ADIsimPLL仿真雙環(huán)鎖相環(huán)嗎?

我剛接觸鎖相環(huán)沒多長時間,最近想使用ADF4106搭建一個雙環(huán)鎖相環(huán),我閱讀的資料都沒有說主環(huán)路環(huán)路濾波參數(shù)計算問題,我想咨詢專家ADIsimPLL是否可以仿真計算雙環(huán)鎖相環(huán),如果可以具體怎么考慮,如果可以告訴我一些主環(huán)路環(huán)路帶寬的知識就更好了.
2019-03-07 10:34:03

請問鑒相ADF4106的初始狀態(tài)是什么樣

請問一下鑒相ADF4106在上電后但是未配置數(shù)據(jù)之前,其I/O口是處于一個什么狀態(tài)?具體如MUXOUT管腳是什么狀態(tài)?
2018-08-14 07:57:12

選用-150dBc 1kHz的100MHz晶振,ADF4106輸出1.7GHz的相噪最好能達到多少?

1.我選用-150dBc@1kHz的100MHz晶振,我的ADF4106輸出1.7GHz的相噪最好能達到多少(@1kHz);ADF4106d的Normalized Phase Noise Floor
2018-11-13 09:43:49

高頻鎖相環(huán)的可測性設計,不看肯定后悔

本文針對一款應用于大規(guī)模集成電路的CMOS高頻鎖相環(huán)時鐘發(fā)生,提出了一種可行的測試方案,重點講述了鎖相環(huán)的輸出頻率和鎖定時間參數(shù)的測試,給出了具體的測試電路和測試方法。對于應用在大規(guī)模電路系統(tǒng)中的鎖相環(huán)模塊,該測試方案既可用于鎖相環(huán)的性能評測,也可用于鎖相環(huán)的生產測試。
2021-04-21 06:28:15

基于ADF4218L的鎖相環(huán)設計和實現(xiàn)

文中在簡要敘述鎖相環(huán)的基本原理的基礎上,介紹了 ADF4218L 的主要特點及基于ADF4218L 鎖相頻率合成器硬件電路的設計和實現(xiàn)。在此基礎上討論了實際電路調試中應該注意的問
2009-08-13 09:59:4541

ADF4106,pdf datasheet (PLL Fre

The ADF4106 frequency synthesizer can be used to implement local oscillators in the up-conversion
2009-09-16 08:25:1319

鎖相環(huán)技術在頻率跟蹤中的應用研究

本文介紹鎖相環(huán)及其頻率跟蹤的基本原理,給出二階鎖相環(huán)和四階鎖相環(huán)的設計依據(jù)。在此基礎上,對四階鎖相環(huán)實現(xiàn)頻率跟蹤的轉換時間進行了仿真,就如何減小頻率跟蹤的轉換時間
2010-07-29 16:28:1442

鎖相環(huán)研究頻率合成

鎖相環(huán)研究頻率合成一、實驗目的:1. 振蕩器(VCO)的V—f 特性的研究2. 對稱波鎖相環(huán)基本特性的研究3. 利用鎖相環(huán)實現(xiàn)頻率合成二、鎖相環(huán)原理:
2009-03-06 20:02:521939

基于ADF4106鎖相環(huán)頻率合成器

介紹了鎖相環(huán)路的基本原理,分析了集成鎖相環(huán)芯片ADF4106的工作特性,給出了集成鎖相環(huán)芯片ADF4106的一個應用實例,為高頻頻率合成器的設計提供了很好的思路。???
2009-05-05 19:57:572585

單片機控制的ADF4106鎖相頻率合成器設計

單片機控制的ADF4106鎖相頻率合成器設計 本文提出了一種基于單片機AT89C2051控制的、利用鎖相技術、以ADI公司生產的頻率合成器芯片AD4106為核心,來
2010-05-06 10:38:472982

ADF4106英文數(shù)據(jù)手冊

ADF4106數(shù)據(jù)手冊,有需要的下來看看
2016-02-22 15:44:0024

ADF4106 6 GHz整數(shù)N分頻PLL

電子發(fā)燒友網(wǎng)為你提供ADI(ti)ADF4106相關產品參數(shù)、數(shù)據(jù)手冊,更有ADF4106的引腳圖、接線圖、封裝手冊、中文資料、英文資料,ADF4106真值表,ADF4106管腳等資料,希望可以幫助到廣大的電子工程師們。
2019-02-22 15:20:34

ADF4106 Design Files

ADF4106 Design Files
2021-01-28 13:28:221

ADF4106參考代碼

ADF4106參考代碼
2021-02-01 13:01:2111

ADF4106設計文件

ADF4106設計文件
2021-03-22 18:31:0721

UG-369:ADF4151鎖相環(huán)頻率合成器評估板

UG-369:ADF4151鎖相環(huán)頻率合成器評估板
2021-04-19 20:14:476

UG-802:用于鎖相環(huán)ADF5355頻率合成器評估

UG-802:用于鎖相環(huán)ADF5355頻率合成器評估
2021-04-25 12:23:053

UG-873:評估ADF4355-3小數(shù)/整數(shù)N鎖相環(huán)頻率合成器

UG-873:評估ADF4355-3小數(shù)/整數(shù)N鎖相環(huán)頻率合成器
2021-04-28 14:35:355

ADF4106:PLL頻率合成器數(shù)據(jù)表

ADF4106:PLL頻率合成器數(shù)據(jù)表
2021-04-29 08:52:3612

UG-804:評估ADF4355-2小數(shù)/整數(shù)N鎖相環(huán)頻率合成器

UG-804:評估ADF4355-2小數(shù)/整數(shù)N鎖相環(huán)頻率合成器
2021-05-10 08:26:338

UG-383:用于鎖相環(huán)ADF4159頻率合成器評估

UG-383:用于鎖相環(huán)ADF4159頻率合成器評估
2021-05-10 13:26:061

基于Nios驅動的ADF4106的BeMicro FPGA方案

基于Nios驅動的ADF4106的BeMicro FPGA方案
2021-05-14 21:08:490

UG-485:ADF4153A小數(shù)N鎖相環(huán)頻率合成器評估板

UG-485:ADF4153A小數(shù)N鎖相環(huán)頻率合成器評估板
2021-05-16 13:22:438

UG-1087:用于鎖相環(huán)ADF5356頻率合成器評估

UG-1087:用于鎖相環(huán)ADF5356頻率合成器評估
2021-05-17 09:38:074

ADF4217:雙射頻鎖相環(huán)頻率合成器過時數(shù)據(jù)表

ADF4217:雙射頻鎖相環(huán)頻率合成器過時數(shù)據(jù)表
2021-05-17 11:55:552

UG-389:ADF4xxx鎖相環(huán)頻率合成器的USB轉并行轉接板

UG-389:ADF4xxx鎖相環(huán)頻率合成器的USB轉并行轉接板
2021-05-24 11:46:026

UG-686:ADF4155鎖相環(huán)頻率合成器評估板

UG-686:ADF4155鎖相環(huán)頻率合成器評估板
2021-05-25 16:46:514

ADF4150HV鎖相環(huán)頻率合成器UG-406評估板

ADF4150HV鎖相環(huán)頻率合成器UG-406評估板
2021-06-03 11:16:337

EVADF4106 ADF4106 評估板

本頁面包含用于評估ADF4106 PLL的評估板訂購信息。 該評估板需使用SDP控制器版以連接PC。 SDP控制器板通過USB 2.0連接至PC。 評估板將連接至SDP控制器板。 評估板無法直接
2021-06-04 18:24:111

基于ADF4111的鎖相環(huán)頻率合成器設計

電子發(fā)燒友網(wǎng)站提供《基于ADF4111的鎖相環(huán)頻率合成器設計.pdf》資料免費下載
2023-10-20 14:45:290

已全部加載完成