隔離式FET脈沖驅動器原理及設計

隔離式FET脈沖驅動器原理及設計

三相控制整流器和變換器、矩陣循環(huán)換流器以及級聯(lián)功率級一般都含有大量功率晶體管，每支晶體管都有自己的驅動電路。圖1中的電路用1kHz ~ 200kHz頻率的全占空比脈沖驅動一個容性輸入功率器件，如MOSFET或IGBT（絕緣柵雙極晶體管）。一只變壓器起隔直作用，電路在15V初級電源電壓下只消耗少量功率。采用具有輸入電容高達5 nF的幾只MOSFET和IGBT，測試滿意，該驅動器通過調整驅動器晶體管、耦合變壓器以及一些無源元件，可以適應更大電流的功率晶體管。晶體管Q₁和Q₂通過耦合變壓器T₁向晶體管Q₃和Q₄傳送約1ms持續(xù)時間的脈沖，分別為功率晶體管Q₅的柵源輸入電容充、放電。Q₁產生的充電脈沖開始于驅動控制信號的上升沿，而Q₂產生的放電脈沖則開始于控制信號的下降沿。微分電路包括C₁、R₁、電位器P₁的一部分、C₂、R₂以及P₁的其余部分，它設定了充、放電脈沖的持續(xù)時間。必要時，調整P₁的設置可以改變 Q₅柵極上正、負充放電電壓的平衡。

　　晶體管Q₃和Q₄分別為Q₅的輸入電容傳輸充、放電脈沖，然后關斷，在Q₅輸入電容兩端產生一個高阻抗，使Q₅柵極電壓不能發(fā)生變化，除了由于微小的泄漏電流而緩慢放電之外。因此，驅動器電路只在柵源充、放電過程的短暫間隔中消耗能量。

　　當晶體管Q₁ ~ Q₄關斷時，電阻器與二極管R₃、D₃、R₄和D₄構成變壓器T₁的消磁電流路徑。盡管它們在多數(shù)時間是反向偏置的，二極管D₅和D₆構成了一個峰值振幅鑒別器，成為一個邏輯OR電路，以保證Q₃和Q₄的柵極電壓總是等于或大于Q₅柵源電容正端上的電壓。

　　電阻器R₅和R₆限制了為Q₅柵源電容的充、放電速率，并可以根據(jù)Q₅的驅動特性而變化。變壓器T₁采用飛利浦3E5鐵氧體材料的RM5/I芯，有一個中央抽頭， 20匝初級繞組和12匝次級繞組，兩者均使用0.2 mm直徑、0.008英寸的AWG ＃32漆包線。

　　當晶體管Q₁導通時，在T₁的次級繞組中產生一個正電壓，使P溝道MOSFET Q₃接通，并驅動Q₄的內部二極管進入導通狀態(tài)，開始為Q₅的柵源電容充電。Q₃的導通電阻決定了充電速率。充電結束有兩種情況：脈沖結束；或當Q₅的柵源電壓近似于T₁的次級電壓減去Q₃的柵極閾值電壓。

　　然后，Q₃關斷，允許充電電流衰減為零，電容達到其最大正向充電狀態(tài)。當Q₁關斷時，變壓器T₁的磁化電流通過R₃和D₃復位。T₁次級繞組的電壓略偏負，以補償磁芯的伏秒特性，此特性會在無電流時正向偏置Q₃的體二極管，而Q₄的體二極管會阻止Q₅的柵源電壓放電。

　　在Q₄柵極上施加的負電壓不會使Q₄導通，因為二極管D₅的正向壓降使Q₄的柵極電壓高于Q₅的柵極電壓。因此，Q₅的輸入電容保持在充電狀態(tài)，而復位路徑對此電容保持高阻狀態(tài)。當Q₂導通時，出現(xiàn)在T₁初級的負電壓使Q₄導通，開始放電過程。當Q₄的柵源電壓等于其閾值電平，或當脈沖結束時，充電過程終止。然后，Q₄關斷，而Q₅的柵源電容達到最小負電壓。當Q₂關斷時，T₁的磁化電流通過D₄和R₄復位，Q₄的體二極管導通，Q₃的體二極管阻止Q₅的柵源電壓。二極管D₆在Q₃和Q₄的柵極施加一個高電壓，以保證T₁次級的復位電壓不會使Q₃進入導通狀態(tài)。于是，所有晶體管都關斷，而Q₅的柵源電容保持在放電狀態(tài)。當Q₁再次導通時，重復這個過程。

　　圖2是與一只1歐元硬幣和一支功率晶體管相比較的驅動器原型電路。晶體管是Advanced Power Technology的APT40GF120JRD，包括一個IGBT和一個FRED（快恢復外延二極管），它工作在最高1200V和60A，柵源電容為4 nF。晶體管采用JEDEC SOT-227封裝，外形尺寸約為1.5英寸×1英寸 (38mm×25 mm)。圖3和圖4為圖1電路在 20 kHz驅動IGBT Q₅的實驗波形。導通延遲大約為600 ns，0.33W功耗時的總耗電為22 mA。當驅動晶體管的柵源電容較低時，電路的導通延遲和功耗均會減小。